मैकबुक लॉजिक बोर्ड पावर रेल्स समझाया गया: ALL_SYS_PWRGD और S3 स्टेट

Apple लॉजिक बोर्ड S3 पावर रेल्स निर्माण

1. U0500 CPU/PCH PM_SLP_S5_L कंट्रोल सिग्नल आउटपुट करता है ताकि SMC (सिस्टम मैनेजमेंट कंट्रोलर) को सूचित किया जा सके कि मैकबुक पावर स्टेट ट्रांजिशन शुरू होगा।
2. U0500 CPU/PCH फिर PM_SLP_S4_L सिग्नल को U7501 PMIC पर आउटपुट करता है ताकि PP5V_S3 पावर रेल इनेबल हो सके। PP5V_S3 पावर रेल पहली S3 स्टेट पावर रेल है और वोल्टेज 5V है।

3. PM_SLP_S4_L सिग्नल रेसिस्टर R8112 से गुजरता है, जिसे P3V3S3_EN नाम दिया गया है, ताकि पावर रेल PP3V3_S3 इनेबल हो सके। PP3V3_S3 पावर रेल का वोल्टेज 3.3V है।
4. PM_SLP_S4_L सिग्नल रेसिस्टर R8116 से गुजरता है, जिसे P1V8S3_EN नाम दिया गया है ताकि पावर रेल PP1V8_S3 बनाई जा सके। PP1V8_S3 पावर रेल का वोल्टेज 1.8V है।
5. PM_SLP_S4_L सिग्नल 20k-ओम रेसिस्टर R8116 से गुजरता है, जिसे DDRREG_EN नाम दिया गया है ताकि PP1V2_S3 पावर रेल बनाई जा सके। PP1V2_S3 पावर रेल DDR3 मेमोरी चिप्स को पावर देने के लिए उपयोग किया जाता है, वोल्टेज 1.2V है।
6. PM_SLP_S4_L सिग्नल 100-ओम रेसिस्टर R8117 से गुजरता है, जिसे USB_PWR_EN नाम दिया गया है ताकि USB पोर्ट पावर VBUS इनेबल हो सके। USB पोर्ट पावर रेल VBUS वोल्टेज 5V है।
7. PM_SLP_S4_L कंट्रोल सिग्नल का उपयोग टचपैड और ब्लूटूथ डिवाइस को इनेबल करने के लिए भी किया जाता है।

नोट: ये S3 पावर रेल्स एक ही समय पर नहीं बनाए जाते हैं। RC डिले सर्किट का उपयोग डिले समय को नियंत्रित करने के लिए किया जाता है, इसलिए टाइमिंग। रेसिस्टर और कैपेसिटर के मूल्यों को बदलकर, हम अपनी इच्छानुसार डिले समय प्राप्त कर सकते हैं।

Apple लॉजिक बोर्ड S0 पावर रेल्स निर्माण

1. U0500 CPU/PCH फिर PM_SLP_S3_L सिग्नल आउटपुट करता है ताकि मैक लॉजिक बोर्ड पावर स्टेट को S3 से S0 स्टेट (पावर ऑन) में बदला जा सके।
2. PM_SLP_S3_L कंट्रोल सिग्नल रेसिस्टर R8187 से गुजरता है, जिसे P5VS0_EN नाम दिया गया है, ताकि PP5V_S0 पावर रेल बनाई जा सके। PP5V_S0 पावर रेल का वोल्टेज 5V है।
3. PM_SLP_S3_L कंट्रोल सिग्नल 20k-ओम रेसिस्टर R8186 से गुजरता है, जिसे P3V3S0_EN नाम दिया गया है, ताकि PP3V3_S0 पावर रेल बनाई जा सके। PP3V3_S0 पावर रेल का वोल्टेज 3.3V है।
4. PM_SLP_S3_L कंट्रोल सिग्नल रेसिस्टर R8185 से गुजरता है, जिसे P1V05S0_EN नाम दिया गया है, ताकि PP1V05_S0 पावर रेल बनाई जा सके। PP1V05_S0 पावर रेल का वोल्टेज 1.05V है। इस पावर रेल का उपयोग इंटेल CPU/PCH और इसकी सिस्टम बस द्वारा किया जाता है।
5. PM_SLP_S3_L कंट्रोल सिग्नल एक AND-लॉजिक गेट U8180 से गुजरता है, जिसे PM_SLP_S3_BUF_L नाम दिया गया है। AND_लॉजिक गेट का उपयोग PM_SLP_S3_L कंट्रोल सिग्नल की ताकत बढ़ाने के लिए किया जाता है। PM_SLP_S3_BUF_L कंट्रोल सिग्नल का वोल्टेज 3.3V है।

6. PM_SLP_S3_BUF_L कंट्रोल सिग्नल U7870 स्विच पर जाकर PP1V5_S0 पावर रेल बनाता है। PP1V5_S0 पावर रेल का वोल्टेज 1.5V है।
7. 3.3V PM_SLP_S3_BUF_L कंट्रोल सिग्नल का उपयोग 10K-ओम रेसिस्टर R8167 के माध्यम से ALL_SYS_PWRGD कंट्रोल सिग्नल को पोल अप करने के लिए पावर रेल के रूप में भी किया जाता है। यही कारण है कि हमें PM_SLP_S3_L के कमजोर वर्जन के बजाय PM_SLP_S3_BUF_L का पावरफुल वर्जन चाहिए।

नोट: ये S0 पावर रेल्स एक ही समय पर नहीं बनाए जाते हैं। टाइमिंग PM_SLP_S3_L कंट्रोल सिग्नल और संबंधित RC डिले सर्किट द्वारा निर्धारित की जाती है।

ALL_SYS_PWRGD सिग्नल का महत्व

Apple ने यह सुनिश्चित करने के लिए एक जटिल सत्यापन तंत्र विकसित किया है कि बनाए जा रहे सभी पावर रेल्स स्थिर और उपयोग के लिए अच्छे (GD का मतलब गुड) हैं। अगर सभी पावर रेल्स अच्छे हैं, तो एक वैध ALL_SYS_PWRGD सिग्नल उत्पन्न होगा। ALL_SYS_PWRGD वोल्टेज 3.3V है।

एक वैध ALL_SYS_PWRGD सिग्नल इन पावर रेल्स की जांच करता है: PP1V8_S3, PP5V_S3, PP1V2_S3, PP1V05_S0, PP5V_S0, PP3V3_S0, PP1V5_S0। इनमें से किसी भी S3 या S0 स्टेट पावर रेल के खराब होने पर ALL_SYS_PWRGD सिग्नल पोल डाउन हो जाएगा और Apple कंप्यूटर की सामान्य पावर-ऑन प्रक्रिया समाप्त हो जाएगी।

ALL_SYS_PWRGD सिग्नल को SMC को रिपोर्ट किया जाएगा। SMC इस सिग्नल को प्रोसेस करेगा और अंतिम पावर रेल - CPU/PCH Vcore पावर रेल बनाने की तैयारी करेगा।